西安紫光國(guó)芯半導(dǎo)體股份有限公司模擬設(shè)計(jì)服務(wù)團(tuán)隊(duì),旨在為客戶提供完整的模擬/混合信號(hào)IP所需全流程設(shè)計(jì)服務(wù),涵蓋了從IP設(shè)計(jì)規(guī)格(SPEC)定義,電路設(shè)計(jì),全定制版圖設(shè)計(jì)到最終交付代工廠生產(chǎn)數(shù)據(jù)(GDS)的輸出,以及后續(xù)芯片測(cè)試支持;也包括混合信號(hào)IP中數(shù)字模塊的設(shè)計(jì)(RTL)和驗(yàn)證,行為級(jí)模型(Behavior Model)建立以及最終數(shù)字后端實(shí)現(xiàn);本團(tuán)隊(duì)具有大量豐富經(jīng)驗(yàn)的模擬集成電路設(shè)計(jì)師(平均工作年限大于8年)和全定制模擬版圖設(shè)計(jì)師(平均工作年限大于10年)。
服務(wù)內(nèi)容
• 模擬IP的電路設(shè)計(jì)服務(wù)(從SPEC定義到電路設(shè)計(jì)數(shù)據(jù)輸出)
• 混合信號(hào)IP的電路設(shè)計(jì)服務(wù)(從SPEC定義到電路設(shè)計(jì)數(shù)據(jù)輸出)
• 模擬IP全定制版圖設(shè)計(jì)服務(wù)(從電路輸入到GDS/LEF輸出)
• 混合信號(hào)IP中的數(shù)字模塊RTL設(shè)計(jì),驗(yàn)證以及后端的半定制實(shí)現(xiàn)
• 模擬IP和混合信號(hào)IP的行為級(jí)模型建立和驗(yàn)證
• 模擬IP和混合信號(hào)IP的芯片測(cè)試支持
我們的能力
團(tuán)隊(duì)能力
• 模擬電路設(shè)計(jì)團(tuán)隊(duì)擁有大量經(jīng)驗(yàn)豐富的資深模擬電路和混合信號(hào)電路設(shè)計(jì)師,平均的工作年限大于8年,具有豐富的芯片量產(chǎn)和測(cè)試支持經(jīng)驗(yàn)(涵蓋時(shí)鐘類,電源管理類,高速接口類等多個(gè)領(lǐng)域)。
項(xiàng)目經(jīng)驗(yàn)
• DRAM: > 40 項(xiàng)目流片、量產(chǎn),負(fù)責(zé)DRAM PHY 和 Device中電源管理類模塊(BGR、Charge Pump、LDO、POR),時(shí)鐘類模塊(OSC、DLL、PLL)和IO類模塊(Receiver、OCD、ODT、ESD)等設(shè)計(jì)、驗(yàn)證和測(cè)試支持工作。
• Baseband: > 10 項(xiàng)目流片、量產(chǎn),負(fù)責(zé)基帶芯片中電源管理類IP(BGR、LDO)和時(shí)鐘類IP(OSC、PLL: 整數(shù)和小數(shù))等設(shè)計(jì)、驗(yàn)證和測(cè)試支持工作。
• CPU: > 5 項(xiàng)目流片、量產(chǎn),負(fù)責(zé)低功率內(nèi)核中模擬IP(Power gate、XTAL、LC-PLL、Ring-PLL、DLLs、低噪聲LDO、高速LDO、SD-ADC、Temp Sensor、Clock Divider etc.)的設(shè)計(jì)、驗(yàn)證和測(cè)試支持工作。
• FPGA:> 10 項(xiàng)目流片、量產(chǎn),負(fù)責(zé)FPGA中模擬IP(XTAL、PLL、OSCs、BGR、LDOs、LVDS、SAR ADC、RX etc.)的設(shè)計(jì)、
• 驗(yàn)證和測(cè)試支持工作。
• MCU、NFC、Wireless Charger:> 10 項(xiàng)目流片、量產(chǎn),負(fù)責(zé)模擬IP(DC-DC、PLL、LDOs、XTAL、OSCs、VDT、TD、CMP、OPA、POR、BGR)的設(shè)計(jì)、驗(yàn)證和測(cè)試支持工作。
電路設(shè)計(jì)基本流程